EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

04280458

PUBLICATION DATE

06-10-92

APPLICATION DATE

08-03-91

APPLICATION NUMBER

: 03042158

APPLICANT: HITACHI LTD;

INVENTOR: MURAKAMI HAJIME:

INT.CL.

: H01L 23/12


TITLE

: SEMICONDUCTOR INTEGRATED

CIRCUIT DEVICE, AND ITS

MANUFACTURE AND MOUNTING

STRUCTURE



ABSTRACT: PURPOSE: To provide an LSI package wherein the reliability on the connection during mounting on a board is high and which is suitable for multipin and high-density mounting.

> CONSTITUTION: This semiconductor integrated circuit device has such a package structure that the chip 4 is encapsulated in the package body 1 consisting of the rubber-shaped elastic body having a projection 2 at the surface, that one end of the lead wiring 3 made on the surface of the sand package body 1 is connected to the pad 7 of the said chip 4 through the connection hole 5 opened in the said package body 1, and that the other end of the said lead wiring 3 is extended to the apex of the said projection.

COPYRIGHT: (C)1992,JPO&Japio

(19)日本國特許庁 (J.P) (12) 公開特許公報(A) (11)特許出職公開番号

特開平4-280458

(43) 公開日 平成 4年(1992)10月 6日

(51) Int.Cl.*

歲別記号 广内整理番号

Fi

技術表示箇所

HOIL 23/42

7352-4M H 0 1 L 23/12

審査請求 未請求 請求項の数9(全 10 頁)


(21)出顧番号	特額平3-42158	(71) 出顧人	000005105
		•	株式会社日立製作所
(22)出願日	平成3年(1991)3月8日	• 4	東京都千代田区神田駿河台四丁目 6 番地
		(72) 発明者	有田 順一
			東京都小平市上水本町 5 丁目20 番 1 号 株
			式会社日立製作所半導体設計開発センタ内
		(72) 発明者	安生 一郎
	•	•	東京都小平市上水本町5丁目20番1号 栋
			式会社日立製作所半導体設計開発センタ内
		(72) 発明者	村上 元
			東京都小平市上水本町5丁月20番1号 株
			式会社目立製作所半導体設計開発センタ内
		(7.1) (上) 軍 人	作例 (· 條件 1·6)

(54) 【発明の名称】 半導体集積回路装置、その製造方法および実装構造

(57)【要約】

【目的】 基板実装時の接続信頼性が高く、多ピン、高 密度実装に好道なしS!パッケージを提供する。

【構成】 本発明の半導体集積回路装置は、表面に突起 2を有するゴム状弾性体からなるパッケージ本体1にデ ップ4 を封止し、前部パッケージ本佐士の表面に形成し たり一下配線3の一端を前紀パッケージ本体1に関孔し た接続孔5を晒じて前記チップ4のパッドでに接続する とともに、前記リード配線3の他端を前記次起2の頂部 に延在したパッケージ構造を育している。



【特許請求の範囲】

【請求項1】 主面に複数の回路案子が形成された半導 体チップと、前記半導体チップの主面上に設けられたゴ ム状弾性体からなる突起部と、前配半導体チップの主面 上に形成され、その一端が前記半導体チップのパッドに 接続されると共に、その他端が前紀突起の頂部に延生し たリード配線とを有することを特徴とする半導体集積回

1

【請求項2】 前記ゴム状弾性体の弾性率は、100M Paまたはそれ以下であることを特徴とする請求項1記 10 載の半導体集積同路装備。

【請求項3】 前記突起を回路案子上に設けたことを特 一徴とする請求項1記載の半導体集積回路装置。

【請求項4】 前記パッドを回路来子上に設けたことを 特徴とする請求項1記載の半導体集積回路装置。

【請求項 5】 ゴム状弾性体からなるパッケージ本体に 半導体チップを封止し、前記パッケージ本体の表面に形 成したリード配線の一端を前記パッケージ本体に開孔し た接続孔を通じて前記半導体チップのパッドに接続する とともに、前記リード配線の他端を前記パッケージ本体 20 - の表面に設けたゴム状弾性体からなる導電性の突起に接 統したことを特徴とする半導体集積回路装置。

> 【請求項6】 表面に突起を設けたゴム状弾性体からな るパッケージ本体に半導体チップを封止する [程と、前 記パッケージ本体の一部を開孔して前記半導体チップの パッドに達する接続孔を形成する工程と、前記パッケー ジ本体の表面にリード配線用の導電製を堆積する工程 と、前記パッケージ本体およびその表面の導電膜に所定 数の切り込みを形成することにより、一端が前記接続孔 を通じて前記半導体チップのパッドに接続され、他端が 30 前記突起の頂部に延在するリード配線を形成する工程と を育することを特徴とする請求項1、2、3または4記 載の半導体集積回路装置の製造方法。

【請求項7】 前記突起の個壁に傾斜部を設けることを 特徴とする請求項も記載の半導体集積回路装置の製造方

【請求項8】 前記突起の頂部のリード配線と基板の電 極とを半田により接続したことを特徴とする請求項1. 2. 3または4記載の半導体集積同路装置の実装構造。

【請求項9】 前記ゴム状弾性体からなる導電性の突起 40 と基板の電極とを導電性接着剤により接続したことを特 徴とする請求項 5 配載の半導体集積回路装置の実装構

【発明の詳細な説明】

[0001]

【窓業上の利用分野】本発明は、半導体集積回路装置に 関し、特に、半導体チップを封止するパッケージおよび その実装に適用して有効な技術に関するものである。 [0002]

Iは、メモリ容量の大規模化に伴って半導体チップの面 積が著しく増大しているため、チップをSOP(Small O utlinePackage), SOJ (Small Outline J-lead packa ge) などの表面実装形パッケージに封正し、これらのパ ッケージの薄形化、小形化を実現することで実装密度の 向上を図っている。

【0003】一方、ゲートアレイやマイクロコンピュー 夕などの論理LSIは、多機能化、高速化の進行に伴っ て外部端子(入出力端子、電源端子)の数が著しく増加 (多ピン化)しているため、QFP(Quad Flat Packag e) などのバッケージの毒形化を実現することで実装密 度の向上を図っている。

【0004】論理しSIの実装方式としては、上記QF Pの他、チップの最上層配線に接合したCCBバンプを 介してチップを基板に実装するフリップチップ方式が知 られている。このフリップチップ方式については、例え ば [BM社発行、「 [BMジャーナル・オブ・リサーチ ・アンド・ディペロップメント、13巻、No. 3(IBNJo urnal of Research and Development, Vol. 13, No. 3) 」 P 2 3 9 ~ P 2 5 0 に記載がある。

【0005】また、多ピンLSIの実装方式としては、 TAB(Tape Automated Bonding)方式が知られている。 このTAB方式は、チップのポンディングパッド上にバ リアメタルを介して形成されたAuのパンプと、ポリイ ミド樹脂などの絶縁フィルムに形成したCuリードの一 端とを電気的に接続すると共に、上記Cuリードの他端 を実装基板に電気的に接続する実装方式である。なお、 TAB方式については、例えば特開昭62-20564 8号公報に記載がある。

[0006]

【発明が解決しようとする課題】しかしながら、前記S OP、SOJ、QFPなどの表面実装形パッケージは、 パッケージ本体の外部に突出したアウターリードを通じ てチップと基板との電気的接続を取るため、アウターリ ードの占有面積の分だけ実装密度が低下するという問題 がある。また、パッケージからのリード抜けを防止する ためにパッケージ内のインナーリードの長さをある程度 確保しなければならず、これも実装密度を低下させる一 既になっている。

【0007】さらに、表面実装形パッケージは、ワイヤ を介してチップ、リード間を接続するワイヤポンディン グ方式を採用しているため、パッケージの毒形化、小形 化、多ピン化には限界がある。また、パッケージ本体を 夢形化すると、これに伴ってリフロー半田付け時のクラ ックなど、実装時の熱に起因する信頼性の低下が深刻な 問題となる。

【0008】一方、前記フリップチップ方式は、表面実 装形パッケージに比べてチップの多ピン化、高密度実装 が容易に実現できる反面、チップと基板との熱膨張係数 【従来の技術】近年、RAM、ROMなどのメモリLS 50 差に起因する応力がCCBパンプに加わり易い構造であ

-332-

るため、CCBパンプが破断したり、チップが割れたり するなど、接続信頼性に問題がある。

【0009】また、前配TAB方式についても、前配S OP、SOJ、QFPなどの表面実装形パッケージと同 様、アウターリードの占有面積の分だけ実装密度が低下 するという問題がある。

【0010】本発明は、上記した問題点に着目してなさ れたものであり、その目的は、チップの実装需度を向上 させることのできる技術を提供することにある。

【0 0 1 1】本発明の他の目的は、チップを多ピン化す 10 ることのできる技術を提供することにある。

【0012】本発明の他の目的は、チップと基板との間 の接続信頼性を向上させることのできる技術を提供する

【0013】本発明の前記ならびにその他の目的と新規 な特徴は、本明細書の記述および添付図面から明らかに なるであろう。

[0014]

【課題を解決するための手段】本発明による半導体集積 回路装置は、複数の回路素子を形成したチップの主面に 20 ゴム状弾性体からなる複数の突起を設け、チップの主面 に形成したリード配線の一端をテップの主面のバッドに 接続すると共に、その他端を上記突起の頂部に延在した 構造を有する。

【0015】また、上記半導体集積同路装置において、 パッドおよび突起の少なくとも一方を回路素子上に配置 した構造を有する。

[0016]

【作用】上記した手段によれば、パッケージ本体の表面 に形成したリード配線を通じてチップと基板との電気的 30 接続を取ることにより、パッケージ本体の外部に突出し たリードを通じてチップと基板との電気的接続を取る従 来の表面実装形パッケージよりも実装密度を向上させる ことができる。

【0017】上記した手段によれば、突起をゴム状弾性 体で構成したことにより、チップと基板との熱膨張係数 差に起因する応力がこの突起で吸収、緩和されるため、 チップと基板との間の接続信頼性が向上し、かつ半田付 け時の熱に起因するパッケージ本体やチップのクラック が防止される。

【0018】 上記した手段によれば、バッケージ本体に 関系した接続孔を通じてリード配線とチップのパッドと を直結したことにより、ワイヤを介してチップ、リード 間を接続するワイヤボンディング方式に比べてパッケー ジの薄形化、小形化が容易になる。

【0019】上記した手段によれば、回路素子上にパッ ドを配置し、このパッドにリード配線の一端を接続する ことにより、チップ内部の配線長を短くすることができ るので、高速しSIに好適なパッケージを提供すること 形化することができる。

【0020】上記した手段によれば、回路素子上に突起 を配置することにより、チップとほぼ同一寸法の半導体 集積回路装置が得られるので、デップの実装密度を向上 させることができる。

【0021】以下、本発明を実施例により説明する。な お、実施例を説明するための全図において、同一の機能 を有するものは同一の符号を付け、その繰り返しの説明 は省略する。

[0022]

【実施例】図3は、本実施例による半導体集積回路装置 の科視図、図4は、その長辺方向の正面図、図5は、同 じく短辺方向の正面図である。

【0023】この半導体集積回路装置のパッケージ本体 1は、ゴム状弾性体からなり、その下面の両端には、短 辺方向に沿って所定数の突起2が一定の間隔で配置され ている。これらの突起2は、パッケージ本体1と同一材 質のゴム状弾性体からなり、パッケージ本体1と一体成 形されている。

【0024】上記それぞれの突起2の頂部には、この半 導体集積回路装置の外部端子(入出力端子および電源端 子)を構成するリード配線3の一端が延在している。上 記リード配線3の他端は、突起2の側壁を経てパッケー ジ本体1の下面の中心方向に延在している。リード配線 3は、例えば下層がCuの蒸着膜、中間層がCuのメッ キ膜、表面がAuのメッキ膜でそれぞれ構成された複合 金属膜からなる。

【0025】上記パッケージ本体1の内部には、図3~ 図5では図示しない半導体チップ4が封止されている。 上記チップ4は、例えばDRAM、SRAMなどのメモ りLSIを形成したシリコン単結晶からなり、その主面 (国路素子成面) がパッケージ本体1の突起2形成面を 向いた状態で封止されている。

【0026】図1は、上記パッケージ本体1の下面の端 部を拡大して示す破断斜視図、図2は、同じく断面図で

【0027】パッケージ本体1に設けられた突起2は、 例えば頂部が長方形で、バッケージ本体1の中心側の側 壁に傾斜が設けられた角錐台形をなしており、その頂部 **Φ** の短辺の長さは、例えば200μm程度、隣り合う突起 2, 2周士の隙間は、例えば300±m程度である。す なわち、突起2は、500 um程度のピッチでパッケー ジ本体 1 の短辺方向に沿って配列されている。

【0028】上記それぞれの突起2の近傍のパッケージ 本体1には、接続孔5が開孔されており、接続孔5の内 部には、前記リード配線3が埋込まれている。また、上 記接続孔5の底部には、チップ4の表面保護膜 (パッシ ペーション膜) 6 を開孔して形成したパッドでが露出し ており、これにより、パッド7とリード配線3とが電気 ができる。また、バッドの形成菌域の分だけチップを小 50 的に接続されている。上記パッドでは、チップ4の回路

素子に接続されたA1配線8からなる。また、上記チッ ブ4の主面は、突起2と同一材料のゴム状弾性体で覆む れており、このゴム状弾性体でチップ4の主面が保護さ れるようになっている。

【0029】このように、本実施例の半導体集積回路装 置は、外部場子を構成するリード配線3の一端をゴム状 弾性体からなるパッケージ本体1の下面に設けた突起2 の頂部に延在し、リード配線3の他端をパッケージ本体 1に関孔した接続孔5を通じてチップ4のパッド7に接 続したパッケージ構造を有している。

【0030】図6は、上記パッド7の近傍の断面図であ る。例えばp形のシリコン単結晶からなるチップ4の主 面には、抵抗R、nチャネル形MISFETQ: , 'pチ ャネル形MISFETQ: などの回路兼子が形成されて いる。上記抵抗R、nチャネル形MISFETQ、およ び p チャネル形M ISFETQ。は、例えばメモリしS 【の入力回路を構成している。

【0031】上記抵抗Rは、例えばn形半導体領域9a からなる。また、nチャネル形MISFETQ。は、ソ ース、ドレインを構成する一対のn形半導体策域9りお 20 (0037)次に、例えばダイシングなどの機械加工に よび多結晶シリコンなどにより構成されたゲート電極1 Oからなり、pチャネル形MISFETQ: は、ソー ス、ドレインを構成する一対の p 形半導体領域 1 1 およ びゲート電梯10からなる。抵抗スおよびnチャネル形 MISFETQ: の一対のn形半導体領域9 bは、p形 シリコンの主面にそれぞれ形成され、pチャネル形MI SFETQ: の一対のp形半導体領域11は、n形ウエ ル12の主面に形成されている。

【0032】上記抵抗Rには、絶縁膜13に開孔された いる。上記一封のAI配線8、8の一方は、パッド7お よび接続孔5を通じて入力信号用のリード配線3に接続 されており、もう一方のAI配線8は、nチャネル形M ISFETQ. およびpチャネル形MISFETQ: の それぞれのゲート電弧10に接続されている。すなわ ち、リード配線3は、接続孔5、パッド7、AI配線8 および抵抗Rを通じてメモリLSIの人力回路に接続さ れている。

【0033】次に、本実施例の半導体集積回路装置の製 造方法の一例を図7~図10を用いて説明する。

【0034】まず、図7に示すように、チップ4をゴム 状婦性体のバッケージ本体1で封止する。チップ4の封 止は、例えば射出成形法により行う。ゴム状弾性体とし ては、例えばシリコーンゴムなど、弾性率が100MP aまたはそれ以下の軟質な組成のものを使用する。 バッ ケージ本体上は、その両端が中央部よりも肉厚となって おり、この肉厚部の厚さは、何えば1㎜程度である。ま た、バッケージ本体1の肉厚部と中央部との段差部に は、類斜を設けておく。

1の一部を開孔してチップ4のパッド7に達する接続孔 5を形成する。続いて、図9に示すように、パッケージ 本体1の表面にリード配線用の金属膜15を堆積し、上 記金属膜15を接続孔5の内部に埋込んでチップ4のバ ッド7と金属膜15とを電気的に接続する。金属膜15 は、少なくともパッケージ本体1の両端から接続孔5ま でを覆うように堆積する。 パッケージ本体1の肉厚部と 中央部との段差部には、傾斜が設けてあるので、この段 差部で金属膜15の被覆性が低下することはない。

10 【0036】上紅金뾬膜15は、例えば膜厚1μm程度 のCuの蒸着膜、膜厚10μm程度のCuのメッキ膜、 膜厚1~2μm程度のAuのメッキ膜を順次堆積した複 合金属膜からなる。Cuの蒸着膜は、Cuのメッキ膜を 電気メッキ法により堆積する際の電視となる。Cuのメ ッキ膜は、パッケージ本体1を基板に半田付けする際の 半田の濡れ性を良くするためのものであり、Auのメッ キ膜は、Cuのメッキ膜の腐食を防止するためのもので ある。なお、上記Auのメッキ膜に代えて半田メッキ膜 を使用してもよい。

より、パッケージ本体1の端部から中心方向に図10に 示すような切り込み16を入れて前記突起2およびリー ド配線3を形成することにより、本実施例の半導体集積 回路装置が完成する。

【0038】図11は、本実施例の半導体集積回路装置 を基板17に実装した状態を示している。基板17は、 例えばその主面にCuからなる電優18を設けたエポキ シ系樹脂、ポリイミド系樹脂などの合成樹脂からなる。 この基板17に本実施例の半導体集積回路装置を実装す 接続孔14を通じて一炷のA1配線8、8が接続されて 30 るには、SOP、SOJなどの表面実装形パッケージと 同様、半田リフロー法を利用する。すなわち、基板17 の電極18上にクリーム状の半田19を印刷した後、パ ッケージ本体1の突起2の頂部を電優18上に位置合わ せし、赤外線などを用いて半田19をその融点以上に加 熱する。

> 【0039】なお、上記半導体集積问路装置は、パッケ ージ本体1の短辺方向に沿って突起2を配列したが、パ ッケージ本体1の長辺方向に沿って突起2を配列するこ ともできる。突起でをバッケージ本体しの短辺方向に沿 って配列するか、長辺方向に沿って配列するかは、SO P、SOJなどの表面実装形パッケージの場合と同様、 パッケージ本体1に封止されるチップ4のパッド7の配 列によって決める。

【0040】このように、本実施例によれば、下記のよ うな効果を得ることができる。

【0041】(1)、パッケージ本体1の表面に形成したり ード配線3を通じてチップ4と基板17との電気的接続 を取るようにしたので、バッケージ本体の外部に突出し たリードを通じてチップと基板との電気的接続を取る従 【0035】次に、図8に示すように、パッケージ本体 50 来の表面実装形パッケージよりも実装密度を向上させる

ことができる。

【0042】(2)、バッケージ本体1および突起2をゴム 状勢性体で稍成したことにより、チップ4と基板17と の熱膨張係数差に起因する応力をパッケージ本体1およ び突起2が吸収、緩和するので、チップ4と基板17と の間の接続信頼性が向上する。

【0043】また、半田付け時の熱に起因するパッケー ジ本体1やチップ4のクラックを防止することもでき

を通じてリード配線3とチップ4のパッド7とを直結し たことにより、ワイヤを介してチップ、リード間を接続 する従来のワイヤボンディング方式に比べてパッケージ を尊形化、小形化することができる。

【0045】図12は、本発明の半導体集積回路装置の 他の実施例を示すパッケージ本体1の機能の断面図であ

【0046】前記実施例は、パッケージ本体1と突起2 とを同一材質のゴム状弾性体で一体成形した構成になっ ージ本体 1 にゴム状弾性体からなる導電性の突起 2 を接 統した構成になっている。尊意性の突起では、例えば導 **砲性接着剤20を介してパッケージ本体1に接着し、こ** れにより、バッケージ本体上の表面に形成したリード配 線3と突起2とを電気的に接続する。なお、上記突起2 には、パッケージ本体1の中心側の側壁に傾斜を設ける 必要はない。

【0047】専項性の次起2を設けた上記半導体整積河 路装置を基板に実装するには、例えば導電性接着剤を用 いる。すなわち、基板の電板または突起2の頂部に駐倒 30 性接着剤を印刷した後、突起2の頂部を超頻上に位置合 わせし、加熱により導電性接着剤を硬化させる。

【0048】図13は、本発明の半導体翼和回路装置の さらに他の実施例を示すパッケージ本体1の斜視図であ る.

【0049】前記実施例は、メモリしS:を形成したチ ップ4をパッケージ本体1に封止したが、この実施例 は、ゲートアレイなどの論理1.8!を形成したチップを パッケージ本体1に封止している。この場合は、パッケ り、QFP同様、多ピンのバッケージを提供することが できる。

【0.05.0】また、本発明によれば、図1.4に示すよう に、パッケージ本体1の端部のみならず、その中心部に も突起2および配線3を形成することができるので、Q FPよりもさらに多ピンのバッケージを提供することが できる。この場合は、チップ4のパッドでを回路素子の 直上に配貸し、このパッドでの上に接続孔を設け、さ らにこの接続孔5のに突起を設ける。

【0051】また、この場合は、パッド7をチップ4の 50 り、ワイヤを介してチップ、リード間を接続するワイヤ

周辺部に配置する場合に比べてチップ4の内部の配線長 が短くなるので、高速しSIに好遊なパッケージを提供 することができる。本発明は、パッケージ本体1に開孔 した接続孔5を通じてリード配線3をチップ4のバッド 7に接続しているので、パッド7を回路舞子の直上に配 **促した場合でも、ワイヤポンディング方式のように衝盘** 荷選や超音波振動によってバッド直下の回路素子が劣化 する点れはない。

【0052】図15は、本発明の半導体算積回路装置の 【0044】(3)、パッケージ本体1に隔孔した接続孔5 10 さらに他の実施例を示すパッケージ本体1の長辺方向の 正面図であり、図16は、このバッケージ本体1の要部 断面図である。

> 【0053】本実施例では、A1配線8の上層に第二層 目のAI配線21を形成し、配線を多層化することでパ ッド7を回路森子上に配置したものである。また、これ に伴い、突起2も回路來子上に配置してある。

【0054】本実範例によれば、パッド7を回路森子上 に配置したことにより、バッド領域を削減することがで きるので、チップイを小形化することができる。また、 ているが、この実施例は、ゴム状発性体からなるパッケ 20 突起2を回路素子上に配置したことにより、パッケージ 本体1の外径寸法をチップ4の外径寸法とほぼ同程度ま で縮小することができるので、チップ4の実装密度をよ り向上させることができる。

> 【0055】以上、本発明者によってなされた発明を実 施例に基づき具体的に説明したが、本発明は前記実施例 に限定されるものではなく、その要旨を逸脱しない范囲 で種々変更可能であることはいうまでもない。

【0056】例えば突起の形状は、前記実施例の形状に 限定されるものではない。また、パッケージ本体および 突起を構成するゴム状弾性体は、シリコーンゴムなどに 限定されるものではない。

[0057]

【発明の効果】本願によって開示される発明のうち、代 表的なものによって得られる効果を簡単に説明すれば、 以下の通りである。

【0058】(1)。 バッケージ本体の表面に形成したり 一ド配領を通じてチップと基板との電気的接続を取るよ うにしたので、パッケージ本体の外部に突出したリード を通じてチップと基板との意気的接続を取る従来の表面 ージ本体 1 の四辺に沿って突起2を配列することによ 40 実装形パッケージよりも実装密度を向上させることがで きる.

> 【0059】(2)、パッケージ本体および突起をゴム状弾 性体で構成したことにより、チップと基板との熱態最低 数差に超因する応力がパッケージ本体および突起により 吸収、緩和され、チップと基板との間の接続信頼性が向 上する。また、半田付け時の熱に起因するパッケージ本 体やテップのクラックを防止することができる。

> 【0060】(3)、バッケージ本体に開孔した接続孔を通 じてリード配線とチップのパッドとを直結したことによ

-335-

9

ポンディング方式に比べてパッケージの薄形化、小形化 が容易になる。

【0061】(4). 回路素子の直上にパッドを配置し、このパッドにリード配線の一端を接続したことにより、デップ内部の配線長を短くすることができるので、高速レSIに好適なパッケージを提供することができる。

【0062】(5). 回路素子の直上に配置したパッドの上に接続孔を設け、この接続孔の近等に突起を設けることにより、パッケージの多ピン化が容易になる。

【図面の簡単な説明】

【図1】本発明の一実施例である半導体集積回路装置の 要部を拡大して示す破断斜視図である。

【図2】この半導体集積値路装置の要部を拡大して示す 断面図である。

【図3】この半導体集積回路装置の斜複図である。

【図4】この半導体集積回路装置の長辺方向の正面図である。

【図5】この半導体集積回路装置の短辺方向の正面図である。

【図6】この半導体集積回路装置の部分断面図である。

【図7】この半導体集積回路装置の製造方法の一部を示す料視器である。

【図8】この半導体集積回路装置の製造方法の…部を示す料視図である。

【図9】この半導体集積回路装置の製造方法の一部を示す斜視図である。

【図10】この半導体集積回路装置の製造方法の一部を 示す鉛規図である。

【図11】この半導体集積回路装置の実装構造を示す正面関である。

【図12】本発明の他の実施例である半導体集積回路接 置の要部を拡大して示す断面図である。

【図13】本発明のさらに他の実施例である半導体集積

[閏2]

回路装置の斜視図である。

【図14】木発明のさらに他の実施例である半導体集積 回路装置の長辺方向の正面図である。

10

【図15】本発明のさらに他の実施例である半導体養積 同路装置の長辺方向の正面図である。

【図16】この半導体集積回路装置の要部を拡大して示す断面図である。

【符号の説明】

- 1 パッケージ本体
- 10 2 突起
 - 3 リード配線
 - 4 半導体チップ
 - 5 接続孔
 - 6 表面保護膜(パッシベーション膜)
 - 7 パッド
 - 8 A1配線
 - 9 a n 形半導体領域
 - 9 b n形半導体領域
 - 10 ゲート電板
- **20 11 p形半導体領域**
 - 12 n形ウエル
 - 13 絶縁膜
 - 14 接続孔
 - 15 金属膜
 - 16 切り込み
 - 17 基板
 - 18 電板
 - 19 半田
 - 20 導電性接着剤


30 21 A1配線


Q: nチャネル形MISFET

Q2 pチャネル形MISFET


R 抵抗

[网4]






[図1]




[235]

[[2]3]



[13] 1 1]




(8)


特開平4-280458

[図6]


8 6





(図7]




[図8]













[2]12]



[2316]

[M13]



DOCKET NO: MAS-TTN-193 SERIAL NO:

APPLICANT: Harry Hedler et al.

LERNER AND GREENBERG P.A. P.O. BOX 2480 HOLLYWOOD, FLORIDA 33022 TEL. (954) 925-1100